失效分析第三方实验室核心测试项指南

作者：MCU FA工程师
受众：失效分析工程师、质量工程师、芯片设计与应用工程师

在MCU的失效分析流程中，无损分析（Non-Destructive）和有损分析（Destructive）是层层递进的。以下是常用FA测试项的适用场景与盲区解析：

1. 无损物理结构检测

1.1 2D X-RAY (二维X射线透视)

利用X射线穿透封装体，根据不同材料对X射线吸收率的不同成像。

• ✅ 最适用发现的失效：

  • 引线键合（Wire Bonding）异常：断线（Open）、金线/铜线偏移（Wire Sweep）、线间短路（Short）。

  • 大面积结构性缺陷：大面积的固晶空洞（Die Attach Void）、引脚变形、明显的基板/引线框架断裂。

• **❌ 盲区：

  • 微小裂纹与分层：X射线对极细微的塑封料裂纹或材料界面分层几乎无能为力。

  • 硅片内部的晶体管级缺陷：无法看到Die内部的电路烧毁或漏电点。

  • 深度定位：所有影像重叠在一个平面上，难以判断缺陷的具体深度（Z轴信息丢失）。

1.2 3D X-RAY / CT (三维X射线断层扫描)

在2D基础上旋转样品或光源，通过算法重建内部的三维立体结构。

• ✅ 最适用发现的失效：

  • 复杂封装的内部短路/开路：如多层堆叠芯片（Stacked Die）、倒装芯片（Flip-Chip）的微凸块（Micro-bump）焊接异常、BGA锡球的微小空洞或裂纹。

  • 精准的空间定位：能切片查看特定Z轴深度的缺陷，解决2D X-RAY影像重叠的问题。

• ❌ 盲区：

  • 非金属/低密度材料的细微缺陷：对塑封料内部的微小分层依然不敏感。

  • 纳米级晶圆缺陷：受限于分辨率（通常在亚微米到微米级），无法观察晶圆Fab端的纳米级缺陷。

1.3 SAT / C-SAM (超声波扫描显微镜)

利用高频超声波在不同密度材料界面处产生反射的原理来成像。

• ✅ 最适用发现的失效：

  • 界面分层（Delamination）：这是SAT的绝对强项。如塑封料与芯片表面（Top of Die）、塑封料与引线框架、固晶层（Die Attach）的分层。

  • 封装体内部裂纹与气泡：塑封料内部的爆米花效应（Popcorn effect）造成的裂纹。

• **❌ 盲区：

  • 电性连接状态：无法判断金线是否断裂，或者金属走线是否短路。

  • 声波衰减严重的封装：对于特别厚、多孔状或者多层复杂结构的封装，超声波衰减严重，底层图像会非常模糊。

---

2. 无损/半无损电性异常定位 (Fault Isolation)

2.1 THERMAL / LIT (热点辐射分析 / 锁相热成像)

检测芯片在通电状态下异常发热的区域。

• ✅ 最适用发现的失效：

  • 短路与严重漏电（Short / High Leakage）：电源对地短路、大电流漏电（通常毫安级别以上，LIT可达微安级）、大面积EOS（电过应力）烧毁点。

  • Latch-up（闩锁效应）：极速定位闩锁发生的热源。

• ❌ 盲区：

  • 开路失效（Open）：没有电流形成，就不会有异常发热。

  • 极微小漏电（纳安/皮安级）：发热量太小，被周围环境噪声或正常功耗掩盖。

2.2 EMMI (微光显微镜)

侦测芯片内部电子-空穴复合时发射出的微弱光子（主要在近红外波段）。

• ✅ 最适用发现的失效：

  • 结漏电（Junction Leakage）：PN结异常、栅氧层击穿（Gate Oxide Breakdown）、ESD造成的微小损伤。

  • 热载流子注入效应：处于饱和区的MOSFET。

• ❌ 盲区：

  • 欧姆接触短路（Dead Short）：纯金属间的直接短路不发光（只会发热，需用Obinrch/Thermal）。

  • 深层被金属遮挡的缺陷：正面的多层金属布线会完全遮挡光子（必须进行晶背减薄从背面看）。

  • 开路失效：同样没有载流子移动，不发光。

2.3 OBIRCH (光束诱发阻抗突变)

用激光加热芯片内部的导电路径，引起局部电阻变化，从而通过监控电流/电压变化来定位缺陷。

• ✅ 最适用发现的失效：

  • 金属走线异常：金属层短路、通孔/接触孔（Via/Contact）阻值偏大或开路、金属电迁移（Electromigration）早期的微小空洞。

  • 多层走线底部的缺陷：对金属和多晶硅（Poly）的异常非常敏感。

• ❌ 盲区：

  • 存在低阻抗并联路径的缺陷：如果缺陷旁边有一条正常的低阻抗路径，电流会走捷径，OBIRCH信号会被严重削弱甚至无法侦测。

---

3. 有损样品制备 (Sample Preparation)

电性定位完成后，需要暴露出晶圆进行物理分析（如SEM、FIB截面等），这就用到了样品制备技术。

3.1 基板研磨 / 开盖 (Decapsulation / Front-side Grinding & Polishing)

通过化学（酸解）或机械方式去除封装顶部的塑封料，暴露芯片正面（Active Area）。

• ✅ 最适用发现的失效 (作为前置步骤)：

  • 正面电性微探针测试（Micro-probing）：暴露PAD以便扎针确认电性。

  • 正面表面观察：检查Die表面的EOS烧毁痕迹、划伤、腐蚀、ESD打火痕迹。

  • 引线键合拉力/推力测试：暴露金线进行机械强度评估。

• ❌ 盲区：

  • 需要保持封装原始应力状态的分析：开盖会释放封装应力，可能导致本来的微裂纹消失或产生新的机械损伤（Fake defect）。

  • 倒装芯片（Flip-Chip）正面观察：倒装芯片正面朝下焊在基板上，正面开盖会直接破坏互连的Bump。

3.2 晶背减薄 / 抛光 (Backside Thinning & Polishing)

从芯片背面（硅衬底面）进行机械研磨，将硅片磨薄至几十微米，并抛光至镜面。

• ✅ 最适用发现的失效 (作为前置步骤)：

  • 背面EMMI/OBIRCH分析：现代MCU动辄几层甚至十几层金属布线，正面做EMMI/OBIRCH会被顶层金属遮挡。硅对近红外光是透明的，减薄后从背面可以清晰看透底层晶体管。

  • 倒装芯片（Flip-Chip）的失效定位：倒装芯片建议从背面进行光学和定位分析。

• ❌ 盲区：

  • 正面表层金属的轻微擦伤：从背面很难观察到正面的纯表面机械损伤。

通常是客户发现电性能和预期不符合预期后，做完交叉验证发现异常跟随芯片后认定芯片失效。
根据电性能异常进一步测试后可以分为：明显的物理缺陷（引脚短路/开路），功耗差异。
根据失效表现，物理缺陷以及功耗差异，再加上芯片知识以及失效经验可以大致定位是芯片中哪个晶圆故障以及是晶圆内部故障电路范围。然后就送往第三方执行相应的FA（无损/有损）测试项抓到直接的损伤证据。此时，反查设计版图就可以从设计原理上完成逻辑闭环，然后可以根据失效反推失效原因，但是真正原因需要通过排查产线和良品捕获失效时刻异常波形。